19. Japan Patent Office (JP)

12. Laid-open Patent Gazette (A)

11. Laid-open Patent Application No. Sho 60-80193

51.Int. Cl.⁴

ID No.

Office Control No.

G 11 C 7/00

6549-5B

43. Date Published: May 8, 1985 Examination Not Requested Yet

Number of Inventions: 1 (Total 5 pages in original)

54. Title of Invention:

Memory System

21. Application Number:

Sho 58-186919

22. Application Date:

October 7, 1983

72. Inventor:

Jun Hasegawa

c/o Hitachi Microcomputer Engineering Co., Ltd.

1479 Jyosuihoncho, Kodaira-City

72. Inventor:

Kazuhiko Honma

c/o Hitachi, Ltd., Musashi Plant

1450 Jyosuihoncho, Kodaira-City

71. Applicant:

Hitachi Microcomputer Engineering Co., Ltd.

1479 Jyosuihoncho, Kodaira-City

71. Applicant:

Hitachi, Ltd.

4-6 Kanda-Surugadai, Chiyoda-ku, Tokyo

74. Agent:

Akio Takahashi, Patent Attorney (and one other)

SPECIFICATION

TITLE OF THE INVENTION

Memory System

CLAIMS

- (1) A memory system, comprising a plurality of storage device blocks with different operating times, an address decoder that receives system address signals and detects access to said storage device blocks, a counting circuit that sets an initial value equivalent to the access time in the storage device block corresponding to the address decoder's output signal and that measures time using a specified pulse signal, and a timing control circuit that sets writing or reading operating time for the storage device block according to the counting circuit's output signal.
- (2) The memory system set forth in claim 1, wherein said counting circuit comprises a shift register.
- (3) The memory system set forth in claim 1 or claim 2, wherein said timing control circuit forms a timing signal that takes the read output signal into a latch circuit and an operation end signal sent to a central processing device.

DETAILED DESCRIPTION OF THE INVENTION

Technical Field

The present invention pertains to a memory system, for example, to a technique for effective timing control of a memory system comprising a storage device block using high-speed storage devices and a storage device block using low-speed storage devices.

Prior Art

For example, if a single memory system comprises a plurality of storage device blocks with different operating times, such as high-speed RAM (random access memory), low-speed RAM, or ROM (read only memory), the operating time is different for each storage device block, so the following sorts of problems occur in timing control thereof. If all of the storage device blocks are controlled with a single timing, all of the storage device blocks are operated according to the timing of the slowest storage device block. On the other hand, if each storage device block is accessed with the optimal timing by providing them with individual timing generation circuits, this leads to the problem that timing control circuit becomes complex and the number of constituent components increases.

Object of the Invention

The object of the present invention is to provide a memory system that can access a plurality of storage device blocks with different operating speeds based on their respective optimal timing by means of a simple constitution.

The aforesaid and other objects of the present invention and its novel features shall become clear from the description in this specification and from the drawings.

Summary of the Invention

Of the inventions disclosed in this application, a summary of a representative one can be simply explained as follows. That is, it receives a system address signal and detects access to storage device blocks with different operating speeds, and sets an initial value equivalent to the access time in the storage device block corresponding to the output signal, and sets the writing or reading time for each storage device block according to the output signal from a counting circuit which measures time using a specified pulse signal.

Working Example

FIG. 1 is a block diagram of one working example of the present invention. The memory system in this working example is not particularly restricted, but the example described is one that uses two types of storage devices: high-speed storage device 6 and low-speed storage device 7.

In this working example, timing control of the aforesaid storage devices 6 and 7 is performed by a timing control circuit as follows. That is, access to one of two types of memory device 6 or 7 is detected by address decoder 1 receiving a system address signal from address bus AB. This detection output m1 and m2 is used as selection signals for selector 4. Selector 4 selects storage means 2 and 3, which are holding initial values T1 and T2, and supplies initial values T1 or T2 to shift register 5. Shift register 5 loads the aforesaid initial values T1 or T2 according to timing signal \$\phi\$1 formed by the aforesaid address decoder 1. This is not particularly restricted, but shift register 5 comprises a 10-bit shift register. Output signal D7~D10, which is the seventh through tenth bits of shift register 5, is then supplied to a timing detection circuit constituted using the AND gate circuits G1~G4.

That is, seventh bit signal D7 is inverted by inverter circuit IV1, and is supplied with eighth bit signal D8 as input to AND gate circuit G4. AND gate circuit G4's output signal is used as a strobe signal for latch register 8, which receives read output signal D_{out} from storage device 6 or 7. The aforesaid address decoder 1's output signal m1 and shift register 5's eighth bit signal D8 are supplied as input to AND gate circuit G2. AND gate circuit G2's output signal CS1 is used as a chip selection signal for high-speed storage device 6. The aforesaid address decoder circuit 1's output signal m2 and shift register 5's eighth bit signal D8 are supplied as input to AND gate circuit G3. AND gate circuit G3's output signal CS2 is used as a chip selection signal for low-speed storage device 7. Also, shift register 5's ninth bit signal D9 is inverted by inverter circuit IV2 and is supplied with tenth bit signal D10 as input to AND gate circuit G1. AND gate circuit G1's output signal is used as operation end signal ACK sent to a central processing unit (CPU) not shown in the drawing.

Meanwhile, the storage device side controlled by the aforesaid timing control circuit is connected to data bus DB via bidirectional buffer 9, which is connected to storage devices 6 and 7's data input D_{in} and data output D_{out} via the aforesaid latch

register 8. Furthermore, address signals are supplied to the storage devices 6 and 7 from address bus AB (not shown in drawing).

Next, the operation of the memory system in this working example shall be described according to the timing diagrams of FIG. 2 and FIG. 3.

FIG. 2 shows a timing diagram when accessing low-speed storage device 7 (M2). This working example is not particularly restricted, but 0111111100 is held in storage means 3 as its initial value T2. Therefore, when a system address signal to select storage device 7 is supplied to address decoder 1, its output signal m2 is formed, and via selector 4 the aforesaid initial value T2 is supplied to shift register 5. Then the aforesaid initial value T2 is taken into shift register 5 in sync with load signal φ1 formed by output signal m2 and clock φ. Therefore the seventh and eighth bit signals D7 and D8 become 1 per the timing of the first clock φ, and the remaining ninth and tenth bit signals D9 and D10 become 0. This sort of initial value T2 is sequentially shifted to the right, one bit at a time, according to clock φ. Signals D9 and D10 sequentially become 1, each delayed one clock by the shift operation. Also, when the seventh clock φ arrives, first bit 0 in initial value T2 is shifted to the seventh bit, so signal D7 becomes 0. Subsequently, signals D8~D10 also sequentially change to 0, each delayed by one clock.

Through the aforesaid shift operation of shift register 5, storage device 7 (M2) is selected by the output signal CS2 of AND gate circuit G3, which receives the aforesaid address decoder 1's output signal m2 selection signal (logical "1") and the aforesaid eighth bit signal D8. Then, when signal D7 changes to 0 (low level), strobe signal ϕ_2 is formed, so if it's a read operation read signal D_{out} from storage device 7 is taken into latch register 8. In addition, signal D9, delayed by two clocks, becomes 0, so the operation end signal ACK is sent by AND gate circuit G1 and access ends. That is, central processing unit CPU not shown in the drawing receives the aforesaid operation end signal ACK, and receives the aforesaid read data D_{out} via the bidirectional buffer. Furthermore, if it's a write operation, input data D_{in} is supplied to storage device 7 during the aforesaid chip selection interval CS2, and [the CPU] waits for transfer of operation end signal ACK in the same manner as noted above to end the operation.

FIG. 3 is a timing diagram when accessing high-speed storage device 6 (M1). This working example is not particularly restricted, but 0000011100 is held in storage means 2 as its initial value T1. Therefore, when a system address signal to select storage device 6 is supplied to address decoder 1, its output signal m1 is formed, and via selector 4 the aforesaid initial value T1 is supplied to shift register 5. Then the aforesaid initial value T1 is taken into shift register 5 in sync with load signal φ1 formed by output signal m1 and clock φ. Therefore the seventh and eighth bit signals D7 and D8 become 1 per the timing of the first clock φ, and the remaining ninth and tenth bit signals D9 and D10 become 0. This sort of initial value T1 is sequentially shifted to the right, one bit at a time, according to clock φ. Signals D9 and D10 sequentially become 1, each delayed one clock by the shift operation. Also, when the third clock φ arrives, fifth bit 0 in initial value T1 is shifted to the seventh bit, so signal D7 becomes 0. Subsequently, signals D8~D10 also sequentially change to 0, each delayed by one clock.

Through the aforesaid shift operation of shift register 5, storage device 6 (M1) is selected by the output signal CS1 of AND gate circuit G3, which receives the aforesaid

address decoder circuit 1's output signal m1 selection signal (logical "1") and the aforesaid eighth bit signal D8. Then, when signal D7 changes to 0 (low level), strobe signal ϕ 2 is formed, so if it's a read operation read signal D_{out} from storage device 6 is taken into latch register 8. In addition, signal D9, delayed by two clocks, becomes 0, so the operation end signal ACK is sent by AND gate circuit G1 and access ends. That is, central processing unit CPU not shown in the drawing receives the aforesaid operation end signal ACK, and receives the aforesaid read data D_{out} via the bidirectional buffer. Furthermore, if it's a write operation, input data D_{in} is supplied to storage device 6 during the aforesaid chip selection interval CS1, and [the CPU] waits for transfer of operation end signal ACK in the same manner as noted above to end the operation.

Through the aforesaid operation low-speed storage device 7 operates for an interval of seven clocks ϕ , and high-speed storage device 6 operates for an interval of three clocks ϕ . Therefore in this working example the memory device operating time can be made consistent using one cycle of the aforesaid clock ϕ and the number of clocks. Setting this sort of operating time (access time) is easy to do by setting the aforesaid initial value.

Effect

- (1) Using a single timing control circuit comprising simple circuits such as an address decoder, shift register, selector, and gate circuit, it is possible to obtain a memory system, comprising a plurality of storage devices with different operating times, that can operate based on cycles corresponding to the operating time for each storage device.
- (2) Timing can be controlled using simple circuits as in (1) above, so the failure rate of the overall memory system can be reduced.
- (3) The number of constituent components of the timing control circuit is reduced as in (1) above, so it is possible to obtain an inexpensive memory system.
- (4) Each storage device can be accessed at its optimal operating cycle by using (1) above, so there are no inefficiencies in memory access. Therefore it is possible to rationalize storage information input and output.

The invention created by the inventors was described in specifics based on the working example presented above, but the present invention is in no way restricted to the aforesaid working example; various modifications can be practiced without departing from its essence. For example, timing can be controlled for three or more types of storage devices according to their respective operating times in the same manner as noted above by adding storage means for holding the aforesaid initial values and gate circuits. Also, a time measuring (pulse counting) circuit such as a programmable counter or the like may be used as the circuit that sets time according to the operating time of each storage device instead of the aforesaid shift register.

In addition, the structure of the specific circuits of each circuit block can take various configurations.

Field of Utilization

The present invention is widely used in memory systems comprising a plurality of storage devices with different operating speeds.

BRIEF DESCRIPTION OF THE DRAWINGS

- FIG. 1 is a block diagram showing one working example of a memory system in accordance with the present invention.
- FIG. 2 is a timing diagram for explaining timing control of a low-speed storage device.
- FIG. 3 is a timing diagram for explaining timing control of a high-speed storage device.
 - l Address decoder
 - 2,3 Storage means
 - 4 Selector
 - 5 Shift register
 - 6 High-speed storage device
 - 7 Low-speed storage device
 - 8 Latch register
 - 9 Bidirectional buffer

Agent: Akio Takahashi, patent agent [seal]

FIG. 1

- 1 Decoder
- 4 Selector
- 5 Shift register
- 6 High-speed memory
- 7 Low-speed memory
- 8 Buffer

FIG. 2

FIG. 3

90日本囚特許庁(JP)

印特許出國公開

[®]公開特許公報(A)

昭60-80193

Mint CI.4 G 11 C 7/00

战加記号

庁内整理番号

母公開·昭和60年(1985)5月8日

6549-5B

審査請求 未請求 発明の数 I (全5頁)

❷発明の名称 メモリシステム

> 砂特 四 四58-186919

⊕田 图 昭58(1983)10月7日

蚏 長 谷 川 小平市上水本町1479番地 日立マイクロコンピュータェン

ジニアリング株式会社内

砂発 明 者 本 問

四人

和彦

小平市上水本可1450番地 株式会社日立製作所武蔵工場內

日立マイクロコンピュ

ータエンジニアリング

小平市上水本町1479番地

株式会社

砂出 四 人 株式会社日立製作所

東京都千代田区神田政河台4丁目6番地

20代 理 人 弁理士 高橋 明夫 外1名

特許指求の設置

対明の名称

- 1. 動作時間の異なる複数の記憶装置プロックと、 ンステムアドレスは号を受けて上記記憶抜展プロ ァクに対するアクセスを放出するアドレスデコー グと、このアドレスデコーダの出力値号によって 対応する記憶装置ブロックにおけるアクセス特別 に相当する初期値が設定され、所定のベルス信号 により時期計劃動作を行う計数回路と、この計数 哲時の出力優号により記述銃銃プロックに対する 否込み又は読み出しの動作時間の設定を行うタイ しング朝の国路とも含むことを特及とするメモリ
- 2. 上記計数回路は、シフトレジスタにより征成 されるものであることを特徴とする特許排水の優 頭烙 1 項記載のメモリシステム。
- 3. 上記タイミング製御園路は、飲み出し出力値 号をラッチ回路に取り込むタイリング信号と、中 央処理装置に送出する負作終了信号とも形成する

しのであることをや徴とする特許指求の資助第1. 又はお2項記載のメモリシステム。 発明の評析な反響

(技術分野)

この発効は、メモリシステムに関するもので、 例えば、高速記憶接度を用いた記憶装度ブロック と低速記値装置を用いた記憶装置プロックとによ りほ成されたメモリシステムのタイミング制律に 育効な技術に関するものである。 (跌桁背景)

列えば、高速RAM(ランダム・アクセス・メ モリ)、低速RAMあるいはROM(リード・オ ンリー・ノモリ) のようにそれぞれの動作時間が 異なる複数の記憶鼓型ブロックによって1つのメ モリシステムを構成する場合、各記は装置プロッ クタでの動作時間が異なるものであるので、その タイミング質値に次のような問題が生じる。単一 のタイしングにより全紀位数型プロックの制御を 行うと、最も低速の配位装置プロックの動作ナイ しングによって全紀は弦虹ブロックが動作させら

れてしまう。一方、それぞれの記憶装置ブロッタ に対して原別にタイミング発生回路を及けること によって、それぞれを及遊なタイミング制御回路が できなしようとすると、タイミング制御回路が 複雑になり、復成部品点数が増加するという問題 が生じる。

(発薬の目的)

この発別の目的は、簡単な領皮により気作時間の異なるな数の配物装置プロックをそれぞれ最適な タイミングのもとにアクセスすることができる メモリシステムを投供することにある。

この転列の向記ならびにその他の目的と新規な特徴は、この別細密の記述および低付認而から努らかになるであろう。

(発別の毎要)

本級において研示される公明のうち代表的なものの概要を簡単に似例すれば、下記の通りである。 すなわち、システムアドレスは号を受けて動作時間の異なる記憶被置ブロックに対するアクセスを 検出し、この出力個号によって対応する記憶被置 プロックにおけるアクセス時間に担当する初別値が設定され、所定のベルス間号により時間計划局件を行う計数間路の出力間号により各配複数配プロックに対する製造み又は扱う出しの助作時間の設定を行うようでするものである。

(実集例)

和1回には、この免別の一天証例のプロック図が示されている。この支路例のメモリシステ人においては、作に制限されないが、不述記述監督と と低述記憶監督了の2 建類の記憶技匠を用いた場合を例にして投例する。

この実施例では、次のようなタイミング制御日 路によって上記記地設置を、1のタイミング制御伊 が行われる。すなわち、アドレスパスABからの システムアドレス信号を受けるアドレスデコーダ 1によって上記2世球のメモリ設配を、1のいず れに対するアクセスかを検出する。この検出出力 ロ1、M2は、セレクタイの透訳に与として利用 される。このセレタタイは、初期位下1、下2を 保持している記述手段2、3を透訳して、シフト

レジスタ5に初別値で1又はで2を供給する。シフトレジスタ5には、上記アドレスデコーダ1によって形成されたタイ(ング信号 41により上記初別値で1又はて2がロードされる。特に制限されないが、このシフトレジスタ5は、10ビットのシフトレジスタにより協成される。このシフトレジスタ6の別では、10ビットの6別10ビットと20出力信号 D7~D10が次の人NDゲート 20時 G1~G4によって組成されたタイミング検出問路に供給される。

すなわち、第1ピット目の個号DTは、インパークを取りV1によって反転され、知名ピット目の個号Dをとした人NDゲート配路C4の出の出のに供給される。この人NDゲート配路C4の出の中の場合を受けるテッテレジスタをのストローグ1の目のでは、足便用される。上記アドレステコーダ1の目のほ号の1とシットレジスタをのまといくカローを取りをして、人NDゲート区路C2の出力は号でれる。この人NDゲート区路C2の出力は号でれる。この人NDゲート区路C2の出

一方、上記タイパング物質回路によって制御される記位装配館は、各記値装配 6。1のデータ人力 Diaと上記ラッチレジスタミを介したデータ出力 Deet'とは、双方向パッファミを介してデータパス DBに接続される。なお、各記値装配 6。1には、アドレスパス ABからのアドレス個号が保険されるものである(団宗七丁)。

次に、この実施例のメモリシステムの動作を第 2 図及び約 3 図のタイミング図に従って位別する。

煮2回には、低速配位数配7(以2)に対して アクセスを行った場合のタイリング図が示されて いる。この実施費では、特に制度されないが、そ の初期値下2として 0 1.111111100が記憶 手段まに使持されている。したがって、記憶旅紀 7 モ运択するようなシステムアドレスは分がアド レスデコーダ1に仏拾されると、その出力似号m 3 が形成されてセレクタイモオして上記初期値で Σポシフトレジスタδに気負される。そして、こ の山力は号m~とクロックチとで形成されたロー 『似号チ』に同初して、上記初知はT2がシフト レジスタるに取り込まれる。したがって、第1個 目のクロックチのタイミングでは、あり、まピッ 「日の信号Dで、Dをとがしとなり、残り用き。 10ピット目の間分口:. D10は0となる。こ のような初期値丁2は、タロックチに従って収入 1ピットづつ右切にシフトされる。このシフト登 作により1クロックプつ連れての号D3。D.10

が取次1になる。また、7個日のタロッタチが到来したとき、初郊はT2における第1ビット日の りが終了ビット日にシフトされてくるので信号D 7が0になる。以後、1タロッタづつ遅れて信号 D8~D10も順次0に変化する。

のである。なお、な込み動作であれば、上記チップ近択期間にSIの間に入力ダータDisを配位装置7に供給し、上記同様な動作終了値号ACKの 転送を待って動作を終了させるものである。

第3回には、賞廷記憶装置 6(M1)に対して アクセスを行った場合のタイしング図が示されて いる。この実施例では、特に切及されないが、・そ の切類低丁1として6060511100が記憶 .. 手及?に保存されている。したがって、記憶装置 · f を選択するようなシステムアドレス保号がアド レスデコーグ1に供給されると、その出力位号m 1 が形成されてセレクタイを介して上記初期値で 1がシフトレジスタ5に供給される。そして、こ の出力信号 m 1 とクロッタチとで形成されたロー F 備号 ≠ 1 に同期して、上記初期値T 1 がシフト レジスタるに取り込まれる。したがって、怠し値 日のクロックチのタイミングでは、おり、まピッ ト日の信号ひて、D8とが1となり、氏り貼る。 10ピット目の信号D1. D10は0となる。こ のような初初値で1は、クロックチに従って収入

1.ピットづつ右側にシフトされる。このシフト動作により1クロックづつ遅れて値号D 4. D 1 0 が順及1になる。また、3 個目のクロック 4 が顕来したとき、初期値T1における第 5 ピット目の0 が 第 7 ピット目にシフトされてくるので値号 D 7 が 0 になる。以後、1クロックづつ遅れて信号 D 8 ~ D 1 0 6 境次 6 に変化する。

以上のシフトレジスタ系のシフト動作により、 上記アドレスデコーダ回路1の出力は号=1の個 択信号(線理・1・)と、上記録まピット目の個 号D 8 を受けるANDゲート回路は3の状態とのは C S 1により記憶装置を(M I)が近にない 化する。セレて、個号D 7が6(ロウが形成された 化する出し数件であれば記憶装置をからのよれ で、続み出し数件であれば記憶装置をからのよれ には号Does がラッチングスタ 8 に取り割れれ には号Does がラッチングスタ 8 に取り割れれ には号Does がラッチングスタ 8 に取り割れれ には号Does がラッチングスタ 8 に取り割れれ にならに、200ック分離れてにより動作技工 なるので、ANDゲート可数C1により動作技工 なるので、ANDが一トでのアクセスが終了する。 は号人C K が送出されて中央処理数配 C P U は、上

. !

· HETG- 80193(4)

足島作終了後号人でKを受けて、上記版み出されたデータDoct を双方向パッファを介して受け取るものである。なお、要込み動作であれば、上記チップ選択期間でS1の間に入力データDisを記位質数6に供放し、上記同様な動作終了は号人で Kの転送を持って動作を持了させるものである。

以上の動作により、低速配性装取では、クロック・かで回分の期間動作状態にされ、高速配性装置をは、クロック・が3個分の期間動作状態にされる。したがって、この実施例では、上記クロック・の1周別とクロックの数とによりメモリ 笠町の動作時間(アクセスタイム)の設定は、上記初期値の設定により簡単に実現で含むものである。(効果)

似了ドレスデコーダ、シフトレジスタ、セレタタ 及びゲート回路のような簡単に歯路により体皮を れた単一のタイミング制の回路によって、その数 作時間の異なる複数の配位監督からなり、各配位 変数の動作時間に応じたサイタルのもとに動作さ せることができるメモリシステムを得ることがで 含るという類様が得られる。

四上記以により簡単な四路によりタイミング別額 を行うことができるから、メモリシステム全体の 故障率を減少させることができるという効果が浮 られる。

四上記仰によりタイミング制御資路の係故部品点 数が少なくですむから、低価なのメモリシステム を得ることができるという効果が得られる。

何上記山により、各記憶装置を最近設作サイクル でアタセスすることができるから、メモリアクセ ス時間に無駄が生じない。したがって、記憶情報 の人出力を合理的に行うことができるという効果 が得られる。

以上本発明者によってなされた発明を実施的に 延づる具体的に限明したが、この発明は上記変態 例に限定されるものではなく、その契督を必然しない。 ない。 知で使々変更可能であることはいうまでも ない。 例えば、3 複類以上の配位疑値に対しては、 上記初期値を保持する配位手段と、ゲート配数を

近如することによって上記同様にそれぞれの数介 時間に応じたタイミング関係を行うことができる。 また、各紀律値医の制作時間に応じた時間設定を 行う回路は、上記シフトレジスタに代えてログラ マブルカウンタ等のような時間計画(ベルス計数) 国路を用いるものであってもよい。

さらに、各国路プロックの具体的国際の構成は、 役との実施型数を任ることができるものである。 (利用分野)

この発明は、動作時間の異なる技数の記憶装置 からなるメモリシステムに広く利用できるもので ある。

図面の結単な反射 ・

第1回は、この発明に係るメモリシステムの一 実施例を示すプロック図、

第2回は、低速記値装置のタイミング制御を投 別するためのタイミング間、


53 因は、 方迹記述技匠のタイミング制御を設 別するためのタイミング団である。

1・・アドレスデコーダ、2.3・・配位手段、


4・・セレクタ、5・・シフトレジスタ、6・・ 高速記憶装置、7・・低速記憶装置、8・・ラッ テレジスタ、9・・式方向パッファ

代理人亦理士 而協 切失





郊 2 図



-699-